Книга посвящена System Verilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики System Verilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение....Подробнее
Книга посвящена System Verilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики System Verilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. System Verilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации..Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров..Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по System Verilog..Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования...
